PERFORMANCE ANALYSIS OF CMOS COMPARATOR AND CNTFET COMPARATOR DESIGN

机译：CmOs比较器性能分析及CNTFET比较器设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Vipin V. Kashti; Reena Monica;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A Novel Design Based Approach of High Performance CMOS Based Comparator Using PSpice [J] . Ayushi Chaurasia, Rajinder Tiwari International Journal of Electronics Engineering Research . 2017,第3期

机译：PSpice的基于新颖设计的高性能CMOS比较器方法
2. Design Of High Performance CMOS Dynamic Latch Comparator [J] . G.Saroja, M. Satyanarayana International Journal of Engineering Research and Applications . 2016,第10期

机译：高性能CMOS动态锁存比较器的设计
3. Design Of High Performance CMOS Dynamic Latch Comparator [J] . G.Saroja, M. Satyanarayana International Journal of Engineering Research and Applications . 2016,第10期

机译：高性能CMOS动态锁存比较器的设计
4. Design and Performance Analysis of Ultra-Low Voltage Rail-to-Rail Comparator in 130 nm CMOS Technology [C] . Lukas Nagy, Daniel Arbet, Martin Kovac, 21st IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems . 2018

机译：采用130 nm CMOS技术的超低压轨至轨比较器的设计和性能分析
5. Analysis of the performance of an analog voltage comparator in SOI-CMOS verses bulk-CMOS [D] . Veldman, Jeremy Ross 1999

机译：SOI-CMOS和本体CMOS中模拟电压比较器的性能分析
6. Design of High Speed and Low Offset Dynamic Latch Comparator in 0.18 µm CMOS Process [O] . Labonnah Farzana Rahman, Mamun Bin Ibne Reaz, Chia Chieu Yin, 2010

机译：0.18 µm CMOS工艺中的高速，低偏移动态锁存比较器的设计
7. Analysis Design of Low Power CMOS Comparator at 90nm Technology [O] . Shruti Hathwalia 2014

机译：90nm工艺低功耗CmOs比较器的分析与设计

PERFORMANCE ANALYSIS OF CMOS COMPARATOR AND CNTFET COMPARATOR DESIGN

著录项

引文网络

相似文献

相关主题

期刊订阅